معمولا در طراحی #PCB #مدارات #مخابراتی، با مدار #PLL مواجه می شویم. حلقه قفل فاز (Phase-Locked Loop) یا به اختصار PLL یک #سیستم #کنترلی است. در واقع، حلقه قفل فاز می‌تواند یک سیگنال خروجی را تولید کند که #فاز آن به فاز #سیگنال ورودی وابسته است.
برای #طراحی این نوع مدارات معمولا توصیه می شود در لایه وسط و لایه زیر قطعات مس حذف شود، اما چرا باید این لایه حذف شود؟
معمولا به دو دلیل این کار انجام می شود.
اول- اجتناب از خازن ایجاد شده بین لایه ها با قطعات PLL
دوم- جلوگیری از تاثیر #میدان_الکترو_مغناطیسی و #الکتریکی ایجاد شده بر اثر عبور جریان از مس زیر قطعات PLL و ایجاد اختلال در مدار PLL است.
اگرچه در اکثر موارد لازم به حذف مس زیر PLL است، اما قبل از این کار حتما به موارد ذکر شده مربوط به طراحی PCB در Application Note توجه کافی شود.
@PCBTIPs
www.pcbdesign.ir
www.pcbtips.com
با خدمات #طراحی #برد #مدارچاپی در خدمت شما خوبان هستم.
09305667903
ارسال نظر آزاد است، اما اگر قبلا در بیان ثبت نام کرده اید می توانید ابتدا وارد شوید.